PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-094198

(43)Date of publication of application: 04.04.1990

(51)Int.CI.

G11C 16/06 G11C 17/12

(21)Application number: 63-246443

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.09.1988

(72)Inventor: TANAKA TOMOHARU

MOMOTOMI MASAKI IWATA YOSHIHISA


ITO YASUO

OHIRA HIDEKO MASUOKA FUJIO

(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To perform data writing and readout at high speeds by providing a shift register for tentatively storing input or output data on the same substrate. CONSTITUTION: This nonvolatile semiconductor memory device is provided with an E2PROM array 11, sense amplifier 12, row decoder 13, row address buffer 14. column decoder 15, data-in buffer 17, and data-out buffer 18. In addition, a shift register 16 for tentatively storing input or output data is provided between the row decoder 15 and data-in buffer 17 and data-out buffer 18 and these circuits are formed on the same chip substrate in an integrated state. When the shift register 16 is formed on the E2PROM chip having a NAND cell constitution in an united state in such way, high-speed operations become possible.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

⑩ 公 開 特 許 公 報 (A) 平2-94198

(9) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)4月4日

G 11 C 16/06

7341-5B 7341-5B G 11 C 17/00

309 A B*

審査請求 未請求 請求項の数 2 (全15頁)

図発明の名称 不揮発性半導体メモリ装置

②特 颐 昭63-246443

②出 願 昭63(1988)9月30日

個発 明 者 中 m 智 暗 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 72発 明 老 百 富 正 樹 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内 (2)発 明 老 岩 B 佳 久 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内 ⑫発 明 伊 夫 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内 ⑪出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

1917代 理 人 弁理士 鈴江 武彦 外2名

最終頁に続く

切 和 影

1. 発明の名称

不揮発性半導体メモリ装置

2. 特許請求の範囲

(1) 半導体基板上に、ゲート絶縁腺を介して電視器を制御ゲートが積層され、前記電視器を指摘がしているの間の地域のの地域とは下レイン路としたメモリカでは大きには関連でする。 ないの 制御ゲートが ワード線に接続されれる ND セルルが ロットリック・ド線に接続されれる ND を構造した。 ないの 制御ゲートが ワード線に接続いて、前記をは ルルの 神流性半導体メモリ装置に かっとを特徴とする 不能発性半導体メモリ装置。

(2) 半導体法板上に、第1額の借報を格納する第1のE² PROMTレイとこれとは異なる第2種の問報を格納する第2のE² PROMTレイとが集積形成され、前記第1のE² PROMTレ

イは、ゲート絶線膜を介して電荷器積層と制御ゲートが積層され、前記電荷器積層と基板またはドレイン層との間の電荷の模型により電気的實積えを可能としたメモリセルが複数個でトリクス状に配列され、NANDセルの一端側のドレインがピット線に接続され、各メモリセルの制御ゲートがワード線に接続されて構成され、且つ前記基板上には前記第1のE² PROMの人力デーまたは出力デークを一時的に蓄えるシフトレジスタが搭載されていることを特徴とする不揮発性半導体メモリ装置。

3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、電荷蓄積層と制御ゲートを有するMOSトランジスタ構造のメモリセルを用いて構成された電気的皆替え可能な不揮発性半導体メモリ装置(E2PROM)に関する。

- 1 -

- 2 -

(従来の技術)

E² PROMの分野で、地荷番福路(例えばジスク協造のメモリセルが広く知られている。このE² PROMのメモリアレイは、互いに交交とのでは、互外線の各交点位置にメモリセルを配置している。またして、大きいものとして、このコンタクト部がセルの共通によりないる。

これを解決する行望なものとして本出所人は、 先に N A N D セル 構成の E 2 P R O M を提案し ている (特 断 昭 6 2 - 2 3 3 9 4 4 号)。 この N A N D セルは、深遊ゲートと制御ゲートを育す るメモリセルを、ソース、ドレインを共用する形 で複数側直接接続して構成される。 N A N D セル はマトリクス配列されて、その一端側のドレイン

- 3 -

されたメモリセルのドレインまで伝達され、この メモリセルでは浮遊ゲートの旭子がドレインに放 出されてしきい値が負方向に移動した状態 "1" (例えばしきい値-2V)のデータ告込みが行わ れる。このとき、遊択メモリセルよりピット級側 のメモリセルでは制御ゲートと悲板間に電界がか からず、消虫状態を保つ。"0" 書込みの場合は、 ビット線に中間電位例えば、11.5 V を与える。 このとき選択メモリセルよりピット級側のメモリ セルでは弱い消虫モードになるが、これらは未だ データ街込みがなされていなし、また電界が弱い ため過剰消去になることはない。データ読出しは、 選択ワード線にOV、その他のワード線に例えば 5 V を与え、電流の有無を検出することにより行 なう。"1"ならば電流が流れ、"0"ならば飛 流が流れない。

この様な N A N D セル構成の E ² P R O M は、N A N D セルを構成する複数のメモリセルについてピット線とのコンタクト部を一つ設けれはよいので、従来の一般的な E ² P R O M に比べて、セ

はピット線に接続され、各メモリセルの制御ゲー トはワード線に接続される。このNANDセルの データ消去および告込み動作は、浮遊ゲートとド レイン脳または基板間の電子のトンネリングを利 用する。具体的に消去/梅込みの動作を説明する。 データ消去は、全メモリセルのワード線に20 V 程度の"H"レベル電位を与え、ピット線に"L" レベル電位例えばOVを与える。これにより全て のメモリセルは遊通し、その基板から浮遊ゲート に堪子がトンネリングにより注入されてしきい値 が正方向に移動した消去状態(例えばしきい値2 V)となる。これが一括消去である。データ書込 みは、NANDセルのうちピット線から違い方の メモリセルから順に行なう。このとき、ビット線 には例えば23Vの"H"レベル電位が与えられ、 選択されたメモリセルにつながるワード線にOV が与えられ、非選択ワード級には23Vの"H° レベル砲位が与えられる。既に哲込みが行われた メモリセルにつながるワード級は、0Vとする。 これにより、ピット線の"H"レベル組位は選択

- 4 -

ル占有価額が小さくなるという利点を行するが、 反面、NAND構成であるために続出し時のセル 電流が小さく、従って続出しに時間がかかるとい う問題がある。これは特に、NANDセルを構成 するメモリセル数を多くした場合に大きい問題で ある。今後従来のフロッピー・ディスクなどをこ のE² PROMで置換しようとする場合にはなら ずデータ読出し時間の短縮が図られなければなら ないし、同時にデータ普込み時間の短縮も要求さ れる。

(発明が解決しようとする課題)

以上のように光に提案したNANDセル構成のE² PROMは、これを大規模化した時データの習込み、統出しを如何に高速に行うかが重要な解決課題となる。

本発明は、この様な問題を解決したNANDセル構成の E² PROMを提供することを目的とする。

- 5 -

(発明の構成)

(課題を解決するための手段)

本免明は、NANDセル構成のEiPROMにおいて、同じ基板上に人力データまたは出力デーを一時署えるシフトレジスタを備えたことを特徴とする。

本発明はまた、基板上に第1種の情報を格納する第1のE2PROMアレイとこれとは異種の第2種の情報を格納する第2のE2PROMアレイを集積形成して構成されるE2PROMであって、前記第1のE2PROMアレイはNANDセル構成として、前記基板上に前記第1のE2PROMの入力デークまたは出力データを審えるシフトレジスタを一体形成したことを特徴とする。

(作:用)

本発明のモュPROMにおいては、データ書 込み、デーク読み出しが外部との関係ではシフト レジスタにより行われるため、シフトレジスタで の並列/直列変換機能により書込み時間、読出し 時間の大幅な短縮が図られる。

- 7 -

の選択 M O S トランジスク S 2n (n = 1 ~ 5 1 2) を介して接地される。各メモリセルの制御ゲートはピット線 B L と交差するフード線 W L に接続される。

第3図はその一つのNANDセルを示す平面図、 第4四 (a) (b) はそのA-A , B-B 断 価図である。 p - 型シリコン基板1の数子分離絶 緑膜 2 で区画された領域に、前述のように 4 個の メモリセルと2個の選択トランジスタが形成され ている。各メモリセルは、基板1上に熱酸化膜か らなる第1ゲート絶縁膜3を介して第1脳多結晶 シリコン膜による浮遊ゲート4(41~48)が 形成され、この上に第2ゲート絶殺膜5を介し て第2届多結晶シリコン膜による制御ゲートも (6、~611)を形成して構成されている。各メ モリセルの制御ゲート6はそれぞれワード線WL (WL, ~WLョ) を構成している。メモリセル のソース、ドレインとなる n + 型路 9 は隣接する もの間上で共用する形で4個のメモリセルが直列 接続されている。そしてこの実施例では、ドレイ

(変施例)

以下、本発明の実施例を説明する。

第 1 図は、一実施例の E 2 P R O M の全体構成を示すプロック図である。 1 1 は E 2 P R O M アレイであり、 1 2 はセンスアンブ、 1 3 は行デコーグ、 1 4 は行アドレスバッファ、 1 5 は列デコーグ、 1 7 はデータインバッファ、 1 8 はデータアウトバッファである。 行デコーグ 1 5 とデータインバッファ 1 7 およびデータアウトバッファ1 8 の間に、 入力データおよび出力データを一時構積するためのシフトレジスタ 1 6 が設けられている。これらの回路が一つのチップ抵板上に集積形成されている。

第 2 図は、第 1 図の E 2 P R O M アレイ 1 1 の 等価回路 図である。この実施例では、 4 つのメモリセル M 1 ~ M 1 が直列接 続されて N A N D セルを構成して、この様な N A N D セルがマトリクス配列されている。 N A N D セルのドレインは第 1 の選択 M O S トランジスク S Jn (n = 1 ~ 5 1 2)を介してビット線 B L に接続され、ソースは第 2

- 8 -

ン側、ソース側に選択トランジスタS」、Sa が接続されて一つのNANDセルを構成している。選択トランジスタS」、Sa のゲート地極49、69および制御ゲートを構成する第1胎、第2届多結品シリコン腰を同時にパターニングして得られ、地極49と69の間はサート線方向の所定間隔でコンタクトしている。全体はCVD絶線膜7で置われ、メモリセルに対して選択トランジスクS」のドレインであるnャ 型層にコンタクトするビット線BLとしてのAI

各メモリセルでの浮遊ゲート4と越板1間の結合容量C1は、浮遊ゲート4と制御ゲート6間の結合容量C2に比べて小さく設定されている。具体的な形状寸法を説明すれば、浮遊ゲート4および制御ゲート6は共にパターン幅1μπであり、浮遊ゲート4は第4図(b)に示すようにフィールド領域上両側にそれぞれ1μπずつ延在させている。

- 10 -

第 1 ゲート 絶線膜 3 は 2 0 0 人の熱酸化膜であり、第 2 ゲート 絶線膜 5 は 3 5 0 人の熱酸化膜である。この様な N A N D セルは、第 2 図に示すようにピット線コンククト、ソース拡散層を共用しながらピット線方向に折返しつつ繰返し配列されている。

第 5 図は、メモリセルMi~MaからなるNANDセルに習目した時の消光および書込みの動作を説明するためのタイミング図である。先ず、NANDセルを構成するメモリセルMi~Mュを一緒して消出する。そのためにこの実施例では、選択トランジスタSiのゲート地極SGiに「H゚レベル(例えばVcc=5V)とし、NANDセレベル(例えばVcc=5V)とし、NANDセル内の全てのメモリセルのドレイン、ソースをOVに保ち、ワード線WL;~WLiに「H゚レベル(例えばVpp=20V)を与える。これによりメモリセルM;~ML,に「H゚レベ

- 11 -

M』のドレインまで伝達され、メモリセルM』では制御ゲートと基板間に高電界がかかる。この結果浮遊ゲートの電子はトンネル効果により基板に放出され、しきい値が負方向に移動して、例えばしきい値~2Vの状態で1°になる。このときメモリセルM』では制御ゲートと基板間に選好がかからず消失状態を保つ。 °0° 智込みの場合はピット線BLに中間電位(例えば10V)を与える。次にメモリセルM』の書込みに移る。即ち選択ゲートSG」、SG」は「H°レベルとする。このときピット線BLに「H°レベルが与えられったまま、ワード線WL3を「し"レベルとする。このときピット線BLに「H°レベルが与えられる。以下同様に順次メモリセルM』、M」に省込みを行う。

以上において、実施例のEPPROMを構成する基本NANDセルの構成と動作を説明した。次にこの様なNANDセルを用いたメモリアレイおよびその周辺回路を含む第1図の全体構成につき、その動作を説明する。なおこの実施例で

ル効果によって浮遊ゲートに電子が注入される。 メモリセルMi~Maはこれによりしきい値が正 方向に移動し、「O、状態となる。こうしてワー ド線WLi~WLaに沿う全てのNANDセルが 一括消去される。

次にNAND セルへのデータ 哲込みを行う。 データ 哲込みは、 ピット線 B しから 遠い 方の メモリセル M n から 断に行う。 これは 哲込み 時、 選択メモリセル が 消 去モードになる ためである。 先ずメモリセル M n への 哲込みは、 第 5 図に示すように 選択トランジスタ S n の がート E 位 V pp + V th (メモリセル M n の 制 が レベル (例 えば 2 3 V) を 印 加 する。 選択メモリセル M n の 制 御ゲートにつなかる ワード線 W し n と 選択トランジスタ S n の ときピット線 B しに " 日"レベルを与える。 このときピット線 B しに " 日"レベルを与える。 このときピット は B しに " 日"レベルを テンジスタ S n および メモリセル M n ~ M n の チャネルを 過って メモリセル

- 12 -

は、 E ² P R O M アレイ 1 1 の ビット線の 本数を 5 1 2 本とし、 シフトレジスタ 1 6 はこの ビット 線本数の 4 倍の容量を持つ。

第6図は、このE2PROMのページ・モード によるデータ消去および普込みの動作を説明する タイミング図である。チップ・イネーブル信号 CEM L Vベルになって、E2PROMチッ ブはアクティブになる。 〇E はアウトブット・イ ネーブル信号でこれが"H"レベルのとき告込み モードである。WEは特込みイネーブル信号であ り、これが "H" レベルから "L" レベルになる 時にアドレスを収込む。アドレスは、第2図に示 されるメモリアレイの一つのブロックを指定する。 SICは、シリアル・インブット・カウンタであ り、これが ゚L゚ レベルから ゚H゚ レベルにな る時に入力データを収込む。R/Bは、Ready/ Busy 信号であり、街込み中はこれが・L・レベ ルとなって外部に哲込み中であることを知らせる。 シリアル・インブット・カウンタSICの"H" レベル→ "L" レベル→ "H" レベルのサイクル

- 13 -

- 14 -

を 1 ページの (この実施例では、メモリアレイのビット線数 5 1 2 の 4 倍) の回数 綴返す ことにより、この 1 ページののデータはシフトレジスタ 1 6 に一時記憶されたデータは同時にメモリアレイ 1 1 のビット線に転送され、アドレスで指定されたメモリセルに出込みが行われる。

従ってこの実施例により、ペーシ・モードで5 1 2 × 4 ピットのデータを審込むに要する時間は、 1 個の外部データを取込む時間を 1 μ sccとして、512 × 4 個のデータを取込む時間(= 1 μ scc × 512 × 4) + 消虫時間(10m scc) + 世込み時間(10m scc) = 22m scc となる。ちなみに、シフトレジスタ 1 6 がなく、ページ・モードを用いないで同じピット数のデータを審込む場合には、 进込み時間および消虫時間を共に10m sccとして、、512 × 20m scc ≒ 41m scc となる。こうしてこの実施例によれば、およそ1850倍の高速

第 7 図は、読出し動作を説明するためのタイミ - 15 -

n チャネルM O S トランジスク Q 』がオフのときにフリップフロップとして 動き、これと逆の状態では 2 股のインバータ列である。

第15回は、このシフトレジスタのデータインバッファからのデータ人力動作を示すタイミング図である。 ゆ、 すはシリアル・インブット・カウンタ信号 SICからチップ内部で作られるクロック信号であり、例えばゆが "し"レベル、 すが" H"レベルでのときデータインバッファアド1 にデーが転送される。 次にゆが "H"レベル、 すが"し"レベルのとき、フリップフロップドド1 のデータがフリップフロップドド2 に転送される。以下同様にして脳次データがシリアルに転送される。

第16図は、このシフトレジスタからデータアウトバッファへのデータ転送動作を示すタイミング図である。この場合のクロック & . すは、シリアル・アウトブット・カウンタ信号SOCからチップ内部で作られる。

- 17 -

ング図である。チップ・イネーブルCEが "H" レベルから「L" レベルになる時にアドレスが り込まれる。普込み時一括してE2 PROMに置き込まれたデータは、普込み時に人力したが登らいまれたデータは、普込み時に人力したが 2 SOCが「L" レベルから「H" レベルから「H" レベルののデータをシフトレジスク16に転出に 12 × 4 側のデータをシフトレジスク16に 年齢 3 SU で 1 の で 2 SU で 3 SU で 3 SU で 4 SU で 4 SU で 5 SU で

第 1 4 図 (a) (b) は、シフトレジスタ 1 6 の具体的な構成例とこれに用いるフリップフロップ F F (F F , …) の構成例である。フリップフロップ F F は、 p チャネル M O S トランジスタ Q 2 がオンで、 p チャネル M O S トランジスタ Q 3 と ー 1 6 ー

第8図は、本発明の他の実施例の E² PROMを示すブロック図である。この実施 例は、フロッピー・ディスク等のような磁気記録 媒体をE2 PROMで置換する場合を想定したも ので、NANDセルで構成された。第1種の情報 を記録する第1のE2PROMアレイ19と、従 来のメモリセル構成を用いた。第2種の情報を記 録する第2のE2 PROMアレイ27が同一共板 上に集積形成されている。第1のE² PROMア レイ19の構成は先の実施例と同様である。この 第 1 の E ² P R O M ア レ イ 1 9 の 周 凹 に は 出 力 を 校出するセンスアンプ20、行デコーダ23、行 アドレイバッファ22、列デコーダ23等が配置 され、更に先の実施例と同様に入出力データを一 時記憶するシフトレジスク24が設けられている。 第2のE² PROMアレイ27の周囲には、セン

- 18 -

スアンプ28、例アドレイバッファ31、行デコーダ29等が配置される。25はデータインバッファ、26はデータアウトバッファである。

第9回は、このように構成されたEiPROM でのデータ消去および哲込みの動作を説明するた めのタイミング凶である。チップ・イネーブル信 サCEが 'L' レベルのときこのE2 PROMは アクティブになる。 〇E はアウトブット・イネー ブル信号で、これが"日"レベルの時割込みモ ードとなる。DIREはディレクトリ・メモリ・ イネーブル信号であり、これが『L゜レベルの 時第2のE2 PROMアレイ27をアクセスす る。 DIREが ゚L゚ レベルの時、哲込みイネー ブルWEが *H* レベルから *L* レベルにな る時にアドレスを取り込み、"し"レベルから "H"レベルになる時に入力データを収込む。第 2のE2 PROMアレイ27には1パイトずつ消 去および書込みを行う。 DIREが "H" レベル のときは、第1のE² PROMアレイアレイ19 をアクセスする。このときの動作は、先の実施例

であり、この実施例では1セクタが256パイト となっている。

-- 19 --

こうしてこの実施例による E 2 PROMをフロッピー・ディスクを置換すれば、ディスト・ドライブ 装置、ディスクドライブ・インクーフェース等が不要となり、高速化、軽量小形化、省電力化が図られる。

第 1 2 図 (a) (b) は、本発明をしらりメモリカードに適用した実施例の斜視図と平面図である。 3 2 は、第 1 図の実施例で説明した臣² PROMチップ3 2を搭載している。これらの臣² PROMチップ3 2に対して、第 8 図の実施例で示した臣² PROMアレイ 2 7 に対応するディレクトリ・メモリ領域としての臣² PROMチップ3 3を1 個搭載し、またこれらのメモリ・チップ 3 3を1 個搭載し、またこれらのメモリ・チップと外部とのインクフェースの働きをする制御用しる1 チップ3 4 を搭載している。 3 5 は接続してある。第 1 3 図はこのし 5 1 メモリカードのシステム構成である。

- 21 -

におけると同様である。

第 1 0 図は、髭出し動作を説明するためのタイミング図である。 DIREが "L" レベルの時、第 2 の E 2 PR O Mアレイ 2 7 がアクセスされ、 C E が "H" レベルから "L" レベルになる時に、或いはアドレスが変化した時に読出し動作を行う。 出力 データは 1 バイトずつ読み出される。 DIREか "H" レベルの時、第 1 のE 2 PR O Mアレイ 1 9 がアクセスされる。このときの第 1 の E 2 PR O Mアレイ 1 9 の動作は、先の実施例において説明したのと同様である。

この実施例による E 2 P R O M は、例えば計算機のソフトウェアを記憶保持するのに応用することができ、 1 バイトずつ消去・報込みおよび読出し動作を行う第 2 の E 2 P R O M アレイ 2 7 は、ファイル情報を格納する X モリ 領域(ディレクトリ・メモリ領域)であり、例えば第 1 1 図に示されるような内容を記憶させる。 一括消去・費込み・読出しを行う第 1 の E 2 P R O M アレイ 1 9 は、ファイル内容を格納する X モリ領域(データ領域)

この実施例によれば、高速で小形軽量、省地力のメモリカードが得られる。

20 -

【発明の効果】

以上述べたように本発明によれば、 N A N D セル構成の E² P R O Mチップにシフトレジス タを 一体 形成 することにより、 高速 動作 可能とした E² P R O Mを実現することができる。

4. 図面の簡単な説明

第1図は、木発明の一実施例のE2PROMの 構成を示すブロック図、第2図はそのメモリアレイ構成を示す等価回路図、第3図はその一つのNANDセルを示す平面図、第4図(a)(b)とは第3図のA-A、およびB-B、断面図、第5図は一つのNANDセルの消去およびB'BとよびB'Bとはであるためのタイミング図、第6図はこの明まるためのタイミング図、第8図は他の実施例のE2PROMを説明するためのタイミング図、第8図は他の実施例のE2PROMを示すブロック図、第9図はその消去・普込み動作を説明するためのタイミ

- 22 -


ング図、第10図は間じく読出し動作を説明するためのタインミング図、第11図はそのディレクトリ・メモリ領域の構成例を示す図、第12図(a)(b)は本発明の更に他の実施例のメモリカードを示す斜視図と平面図、第13図はそのメモリカードのシステム構成図、第14図(a)(b)は、本発明に用いるシフトレジスクの具体的構成例とその構成要素を示す図、第15図はこのシフトレジスクへのデーク人力動作を説明するためのタイミング図、第16図は同じくデーク出力動作を説明するためのクイミング図である。

1 1 … N A N D セル型メモリセルアレイ、
1 2 … センスアンプ、1 3 … 行デコーダ、1 4 …
行アドレスバッファ、1 5 … 列デコーダ、1 6 …
シフトレジスタ、1 7 … データインバッファ、
1 8 … データアウトバッファ、1 … 半導体基板、
2 … 若子 分離 絶 軽 勝、3 、5 … ゲート 絶 縁 膜、
4 … 浮遊 ゲート、6 … 制御 ゲート、7 … C V D ・ 軽 膜、8 … ビット線、9 … n + 製 届、1 9 …
第 1 の E 2 P R O M アレイ、2 0 … センスアンプ、


2 1 … 行デコーダ、2 2 … 行アドレイバッファ、2 3 … 列 デコーダ、2 4 … シフトレジスタ、2 5 … データインバッファ、2 6 … データアウトバッファ、2 7 … 第 2 の E ² P R O M アレイ、2 8 … センスアンブ、2 9 … 行デコーダ、3 0 … 列 デコーダ、3 1 … 列 アドレスバッファ。


出新人代理人 弁理士 鈴江武彦


- 23 - - 24




第 1 図 --671--












第 6 図




第 7 図




図の解




—676—



第 11 図





第1頁の続き

®Int. Cl. ⁵

識別記号

庁内整理番号

7341-5B

G 11 C 17/12

G 11 C 17/00

304 A

明 ⑫発

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑫発 明 者 舛 岡 富 士 雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.